PCB layout工程師

Job description

• 依專案需求進行Server主機板及相關高速HDI PCB之Layout規劃與佈線，包含元件擺放、層疊結構規劃、關鍵高速訊號與電源完整性考量
• 使用Allegro進行原理圖導入、Constraint Rule設定、元件封裝維護及佈線實作，確保設計符合電氣性能、安規與公司設計規範
• 運用CAM350、Valor等工具進行Gerber/ODB++資料檢查與DFM審查，預先發現並排除製程風險，確保設計可製造性與良率
• 與PCB Vender及組裝廠協同檢討工程問題，針對層疊設計、製程Capability、阻抗控制、公差設計等議題進行技術溝通與問題改善
• 配合研發、機構、SI/PI與工廠製程團隊，參與試產/量產導入，追蹤並分析量產不良，提出Layout與製程改善方案以提升品質與可靠度 1. 3年以上PCB Layout實務經驗，具Server主機板與高速多層板(含HDI板)佈線規劃能力，熟悉SI/PI設計考量與差分對、阻抗控制規範 2. 精通Cadence Allegro PCB設計工具(含Constraint設定、元件封裝/Footprint建立與維護)，能獨立完成中高階Server專案Layout 3. 熟悉CAM350與Valor等DFM/DFT檢查工具，能執行Gerber/ODB++檢查與設計可製造性(DFM)審核並提出優化建議 4. 具與PCB Vender溝通工程問題之實務經驗，能針對層疊結構、線寬線距、公差、阻抗、材料選用等議題協調並解決量產製程限制 5. 了解PCB工廠製程(鑽孔、壓合、電鍍、阻焊、表面處理等)與製程能力，能依據製程能力調整設計規範並配合試產/量產問題改善