Next-gen Automotive SOC/MCU Test technology development Engineer

Job description

【募集背景】 車載半導体市場における競争が激化する中で、コスト・品質・Time to Market の改善が事業競争力の重要な要素となっています。テスト技術の高度化に伴い、個別製品対応に留まらず、新規技術を標準化し横断的に展開できる共通技術開発の重要性が高まっています。 本ポジションは、製品開発チームと協働しながら新しいテスト技術を確立し、標準仕様・設計資産として展開することで、事業に直接貢献する役割を担います。 今回、これらに対応できるエンジニアを強化します。本ポジションでは3nm世代SOC、新不揮発性メモリ(MRAMなど）を搭載する次世代MCUを含む新製品のテストにおける戦略的な役割を果たすことができます。事業への貢献はもとより、自身の成長にも繋がる機会が得られます。 【業務内容】 次世代車載SoC／MCU製品向けに、共通テスト基盤開発および標準化のオーナーシップを担います。本共通テスト基盤には、標準化されたテスト技術、仕様、および再利用可能な設計資産を含みます。

【具体的な業務内容】 車載SoC／MCU製品におけるテスト戦略の立案および実行責任 テスト機構の構想検討から、実機評価・量産適用までの一貫した推進 製品開発チームおよび設計関連チームと連携したテスト技術の製品適用 テスト技術の標準仕様、設計ガイド、リファレンスフロー、再利用可能な設計資産の整備 共通テスト基盤のオーナーとして、設計、品質、海外拠点と連携し、標準テスト環境の定着を推進 ※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。

Qualifications

【MUST】 直近1年以内までにDFTを含む半導体設計（デジタル）やテスト分野における実務経験（5年以上） チームでの共同作業ができるコミュニケーション能力 日本語：コミュニケーションレベル 英語：相手の話が聞けるレベル 【WANT】 テスト方針の策定やテスト計画の作成経験(5年以上) DFT設計の実務経験(SCAN、MBIST、ATPG） VerilogやVHDLなどのHDL言語の使用経験 テスト手法やテスト用EDAツール(Siemens社、Synopsys社、Cadence社等)に関する知識と興味