逻辑验证工程师-深圳

Job description

岗位职责

• 编写模块的验证计划；
• 完成仿真平台搭建，测试用例编写及调试；
• 完成交付模块的功能验证，包括前仿以及后仿；
• 协助硬件以及测试同事完成FPGA测试。

任职资格

• 电子类相关专业，硕士以上学历；
• 熟练掌握Verilog，System Verilog，熟悉C/C++；
• 熟悉UVM验证方法学；
• 熟悉Linux开发环境，熟练使用VIM等编辑工具；
• 熟悉常用的脚本语言（如perl，python等）；
• 良好的英文阅读能力，善于自我驱动和团队合作。